PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-110037

(43) Date of publication of application: 30.04.1993

(51)Int.CI.

H01L 27/112 H01L 29/788

H01L 29/792

(21)Application number: 03-264216

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


14.10.1991


(72)Inventor: HAZAMA HIROAKI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To enable the data to be written-in and erased making use of the fluctuation in the threshold value voltage by a method wherein a first MOSFET to be a select transistor and a second MOSFET storing the data are connected in series so as to inject and arrest carriers in a gate oxide film of the second MOSFET. CONSTITUTION: Within the memory cells i, j, a first MOSFET (M1) and a second MOSFET (M2) are connected in series between a bit line BLj and the reference potential. Besides, the gate electrodes of the first and second MOSFETs are assumed respectively to be the word line WLi and SWLi. In such a constitution, the notably fluctuating function of the threshold value voltage can be discharged by the element in terms of the gate length of 0.1 µm or exceeding the same since the length of the carrier injected region shall be specified as 0.05 m not to be decided by the gate length due to the injection of the carrier in the gate oxide film of the second MOSFET (M2).





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-110037

(43)公開日 平成5年(1993)4月30日


(51)IntCl. ⁵ H 0 1 L	29/788	識別記号	庁内整理番号	FΙ			技術表示箇所
	29/792		8831 - 4M 8225 - 4M	H01L	29/78	3	433 371 請求項の数1(全 8 頁)
(21)出願番号		特顧平 3-264216		(71)出願人	株式会社	東芝	
(22)出願日		平成3年(1991)10	月14日	(72)発明者	間博顕	川崎市	学区堀川町72番地 幸区小向東芝町1番地 株 研究所内
				(74)代理人	弁理士	則近	惹佑


(54) 【発明の名称】 半導体装置

(57) 【要約】

【構成】 電気的に書き込み、消去が可能な半導体不揮発性メモリセルにおいて、ピット線と基準電位との間にMOSFETを直列に2つ配置し、データを記憶する素子のゲート電極材料として、ドレインとオーバーラップする部分の仕事関数がチャネル部分と異なるようにする。

【効果】 極微網MOSでパンド間トンネル、酸化膜中へのキャリア注入が可能となる。





【特許請求の範囲】

【請求項1】 電気的に書き込み、消去が可能な不揮発 性半導体メモリセルにおいて、第1のMOSFETと第 2のMOSFETがそれぞれ拡散領域の一方を共通にし てビット線と基準電位との間に直列に接続された回路構 成を有し、その第2のMOSFETのゲート酸化膜中に キャリアを捕獲、または放出させることにより情報を記 **憶し、前記メモリセル中の第2のMOSFETにおい** て、ゲート電極とドレイン領域がゲート酸化膜を挟んで 相対して配置された構造を有し、ゲート電極として、チ 10 により形成し、多結晶シリコン107を堆積する(図 ャネル上のゲート電極の仕事関数とドレイン上のゲート 電極の仕事関数が異なることを特徴とし、第2のMOS FETがn型チャネルの場合には、ドレイン上のゲート 電極の仕事関数がチャネル上のそれよりも小さく、第2 のMOSFETがp型チャネルの場合にはドレイン上の ゲート電極の仕事関数がチャネル上のそれよりも大きい ことを特徴とするMOSFETを用いた半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MOSFETのゲート 20 がかなり複雑となる。 絶縁膜中に形成されたキャリアの捕獲準位にキャリアを 捕獲させるか否かにより、情報を電気的に書き込み及び 消去することが可能である不揮発性半導体メモリ装置に 関する。

[0002]

【従来の技術】電気的に情報の書き込み及び消去が可能 な不揮発性の半導体メモリ装置としては、フローティン グゲートを有するEEPROMが従来から知られてい る.

【0003】フローティングゲートを用いたEEPRO 30 Mでは、その消去動作はメモリセルのトランジスタが、 図9 (a) に示すように、半導体基板91に形成された ドレイン領域92からフローティングゲート93に電子 を注入することにより行なわれている。このように、ド レイン領域92からフローティングゲート93に電子を 注入するためには、コントロールゲート4に例えば20 V程度の高電圧のパイアス電圧が印加され、ドレイン領 城92には例えば0V程度のパイアス電圧が印加され る。これにより、トランジスタのしきい値が正になる。

[0004] 一方、書き込み動作にあたっては、図9 40 (b) に示すように、フローティングゲート93からド レイン領域92へ電子を放出する事により行なわれてい る。このような書き込み動作を行なう場合には、コント ロールゲート4に0V程度のパイアス電圧が印加され、 ドレイン領域92には20V程度の高電圧が印加され る。これにより、トランジスタのしきい値は負になり、 データの識別が可能となる。

【0005】このようなフローティングゲートを有する トランジスタは、図10に示すように、通常のMOSF ETデバイス作成工程で素子分離をしたのち、シリコン 50 板に作成された第2の導電型のMOSFETのゲート酸

基板表面を熱酸化してシリコン酸化膜102を、例えば 50 nm形成する。次にレジステを塗布し、通常の方法で レジストに高濃度に不鈍物を導入する部分のみレジスト が除去されるようにパターンを転写・現像する。続い て、このレジスト103をマスクにしてイオン注入を行 ない、例えばヒ素を60keV、5×1015cm-3イオン注 入する (図 (a) 参照)。次に、上記レジスト103、 及びレジスト下のシリコン酸化膜102を除去しゲート 酸化膜105及びトンネルゲート酸化膜106を熱酸化 (b) 参照)。そののち多結晶シリコンを酸化しコント ロールゲートーフローティングゲート間の絶縁膜108 とし、次にコントロールゲートとなる多結晶シリコン1 0 9 を堆積する (図 (c) 参照)。次に、フローティン グゲート、コントロールゲートを同時に加工することに よって、フローティングゲートを有するMOSトランジ スタが形成される(図(d)参照)。このように、フロ ーティングゲートを有するMOSトランジスタの形成方 法は、通常のMOSFETの形成方法に比べて製造工程

[0006]

【発明が解決しようとする課題】以上説明したように、 フローティングゲートを有するトランジスタを用いた、 電気的に書き込み及び消去が可能な不揮発性の半導体メ モリセルにあっては、その製造工程が通常のMOSFE Tの製造工程に比較して複雑であり、製造工程の低コス ト化が難しかった。

【0007】そこで、この発明は、上記に鑑みてなされ たものであり、その目的とするところは、製造工程の簡 略化を図り、低コストで製造することができる不揮発性 でかつ、情報を電気的に書き込みおよび消去可能な半導 体メモリセルを提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するため に、本発明においては、セレクトトランジスタとなる第 1のMOSFETと情報を記憶する第2のMOSFET を直列に接続して、メモリセルを構成している。情報の 記憶は、メモリセルに設けられた第2のMOSFETの ゲート酸化膜中にキャリアを注入・捕獲させることによ りしきい値電圧が変化し、電流-電圧特性が大きく変化 することを用いて半導体メモリセルを構成している。

[0009]

【作用】上記構成において、この発明は、第1のMOS FETはセレクトトランジスタとして作用し、データを 選択的に書き込むまたは読み出す際にオンさせている。 また、第2のMOSFETはデータの記憶素子として動 作する。以下にデータ記憶機能の具体的な動作について 説明する。

【0010】メモリセルに設けられた第1の導電型の基

化膜中に設けられた第1の導電型のキャリア捕獲準位 に、第1の導電型のキャリアを捕獲させることにより情 朝の記憶を行なう。ゲート酸化膜中へのキャリアの捕獲 は、ゲート電極とドレインがゲート酸化膜を挟んで相対 している領域でパンド間トンネルにより発生したキャリ アを、シリコンーゲート酸化膜界面に沿った横方向電界 で加速し、酸化膜中に注入を行なっている。この際、ゲ ート酸化膜中へのキャリアのトラップによるしきい値電 圧の変調が大きい程、記憶された情報の読み出しが容易 度を大きくするためには、図4に示すようにゲート酸化 膜中にトラップされる領域の長さがチャネルに占める割 合が1に近づければよい。図5にn型MOSFETにお いて、ゲート酸化膜中に正孔を捕獲させる前後での、線*

となる。ここでToxはゲート酸化膜厚を表わす。ゲート 酸化膜厚が薄い場合には、比較的小さなVd-VgでE yは十分大きくなる。従って従来の構造のMOSFET においては、Vdが小さいために横方向電界Exが十分 に大きくならず、酸化膜中にキャリアを注入することが 20 できないという問題があった。

【0011】本発明では、ドレインとゲート電極がゲー ト酸化膜を挟んで相対している部分のゲート電極の材料 がチャネル L部のゲート電極の材料と異なり、n型チャ ネルにおいてはφmsが小さな材料を用いるので、(1) 式よりゲート酸化膜厚が薄い場合でもEyを大きくする ために、大きなドレイン電圧を印加する必要があり、横 方向電界Exも十分大きくなる。従って、例えばn型チ ャネルMOSFETでは、図3に示すような構造をとる ことに依って、ゲート長の短いMOSFETにおいてパ 30 ンド間トンネルによって生じたキャリアを横方向電界で 加速して、ゲート酸化膜中に捕獲させることができ、酸 化膜中にキャリアが捕獲されているか・否かにより、し きい値電圧を大きく変調することができるようになる。

【0012】以上のように、ゲート酸化膜中へのキャリ アの捕獲により、MOSFETのしきい値電圧が低下す るので、情報の読み出しは、あるゲート電圧における電 流駆動力の違いを利用して情報を読み出す。第2のMO SFETのゲートにパイアスを印加することにより、第 2のMOSFETのゲート酸化膜中に捕獲されたキャリ 40 アを捕獲準位から放出させることにより消去させ、電気 的に書き込み、消去可能なメモリセルを実現している。

[0013]

【実施例】以下、n型チャネルトランジスタを例にと り、図面を用いてこの発明の実施例を説明する。

【0014】図1はこの発明の一実施例に係わる不揮発 性メモリセルの構成を示している。メモリセル(i, j) はピット線 (BLj) と基準電位の間に第1のMO SFET (M1) と第2のMOSFET (M2) が直列 に接続された構造になっている。ここで第1のMOSF 50 り、ゲート電極側壁部にp型多結晶シリコン領域87を

*形領域でのGmとゲート長との関係を示す。これより、 正孔が酸化膜中にトラップされる領域の長さは、0.05μ mとゲート長によらず一定であるため、素子のゲート長 が短い程キャリアの酸化膜中へのトラップによるしきい 値電圧に対する変調度が大きくなる。一方、素子のゲー ト長が短くなると、スケーリング則に従って、ゲート酸 化膜厚を薄くしなければならない。このとき、ゲート電 極とドレインがゲート酸化膜を挟んで相対している領域 においてパンド間トンネルを生じさせ、そのキャリアを となり、メモリ性能向上が図れる。しきい値電圧の変調 10 ゲート酸化膜/シリコン界面に対して水平な電界で加速 して、酸化膜中のトラップに注入するには、第6図に示 す電界Eyが約2.5MV/cm 、Exが1MV/cm 以上である 必要がある。垂直電界Eyはゲート電極と、ドレインの

> 仕事関数の差をomsとして、 $Ey = (Vd - Vg + \phi ms - 1.2) / 3 \cdot Tox$ (1)

ETのゲート電極をワード線(WLi)に、第2のMO SFETのゲート電極を第2ワード線(SWLI)とし ている。第1のMOSFET (M1) はゲートトランジ スタであり、第2のMOSFET (M2) が情報記憶素 子となっている。図2は本発明によるメモリセルを用い てのメモリの構成図を示している。

【0015】図1の第2のMOSFET (M2) に必要 な機能である、ゲート酸化膜中にキャリアが注入される ことによりしきい値電圧が大きく変化するという機能 は、キャリアが注入される領域長がゲート長に依らず0. 05μmと一定であるので、ゲート長として0.1μm、若 しくはそれ以下の素子で実現される。ゲート長0.1μm のMOSFETは素子パラメータとして、例えば、Tox =4nm、Nsub = 1×10^{18} cm³、xj= 0.05μ mを用 いることに依って可能である。このようなパラメータを もち、図3に示したように、ゲート電極がゲート酸化膜 を挟んでドレイント相対している領域におけるゲート電 極の仕事関数がチャネル部よりも大きいMOSFETを 実現する工程断面図を第8図に示す。

【0016】図8 (a) はp型シリコン基板81上に、 不純物濃度1×1018cm-3のp型ウェル82をポロンの イオン注人とそれに続く熱拡散工程で作成し、通常のn 型チャネルMOSFET作成工程を用いて素子分離領域 83を形成した図を示す。続いて(b)に示すようにこ れを熱酸化することにより、ゲート酸化膜84を例えば 4 mm形成する。ゲート電極85として多結晶シリコン膜 を堆積したのち多結晶シリコンポロン拡散を行なったの ち、通常のMOSFET作成工程を用いてレジスト塗 布、露光、RIEドライエッチングによってゲート電極 を形成する。次にゲート電極をマスクとしてヒ素のイオ ン注入を例えば加速電圧30keV で5×1015cm2行な いソース・ドレイン領域86を形成する。(c)に示す ようにリンを1×1020cm-3程度含んだ多結晶シリコン を堆積したのち異方性ドライエッチングを施すことによ

残す。(d) に示すように、CVDシリコン酸化膜88 を堆積し、ゲート電極、ソース・ドレイン領域に対してコンタクトホールを開孔したのちアルミニウム89で配線を行なう。

【0017】図8に示した方法で形成されたMOSFE Tを第2のMOSFET (M2) として用いて図1に示 したメモリを構成した場合の回路の具体的動作を説明す る。先ず、ゲート電極とドレインがゲート酸化膜を挟ん で相対している領域でパンド間トンネルを生じさせ、こ れらバンド間トンネルによって生じたキャリアを横方向 10 電界で加速して、ゲート酸化膜中に注入する方法につい て説明する。ゲート電極にVg=-0.5Vを印加し、ド レインにVd=4Vを印加すると、図3(b)に示され るように、チャネル部分には正孔が蓄積され、その領域 がドレイン部分に潜り込み、図3に示されるように空乏 層33が形成され、ドレイン電圧が正孔が蓄積された領 域とドレイン領域との間に印加されるため、比較的低い ドレイン電圧で横方向電界Exは十分に高くなる。一 方、ゲート電極とドレインがゲート酸化膜を挟んで相対 する領域での垂直電界Eyは式(1)に示されるように 20 なり、ここでゲート電極がn型の多結晶シリコンである ためφmsは約0 VでEyは約2.5MV/cm となり、Ex、 Eyともにパンド間トンネルを生じさせる条件並びに、 横方向電界でキャリアを加速して酸化膜中に注入する条 件を満足するようになる(図6)。

【0018】このように第2のMOSFET (M2)として、チャネル長が0.1µmのMOSFETを用い、ソース (S2)を接地し、ゲートに負パイアスVg=-0.5Vを印加してドレイン (D2)に4Vを印加することにより、ゲートとドレインのオーパーラップ領域にお30いてパンド間トンネルを生じさせ、それに依って発生した正孔を酸化膜中に捕獲させる方法を用いて酸化膜中に正孔を捕獲せしめることができる。図4に上記方法で正孔をゲート酸化膜中に中入・捕獲させた場合の素子の断面模式図を示す。このように、正孔が酸化膜中に捕獲された領域の長さがチャネル長に占める割合が大きいために、正孔を酸化膜中に捕獲させることにより、トランジタのしきい値電圧を大きく変調することが可能となる。

【0019】次に情報の消去方法について示す。消去動作については、ゲートに正パイアス、例えば5Vを印加 40 することにより酸化膜中に捕獲された正孔を容易に捕獲準位から放出させることができる。

【0020】図7に第1図のメモリセルを用いて、データの書き込み、消去及び読み出し動作を行なう際の制御信号を示す。図7(a)は書き込み動作に対応している。書き込みを行なうセル(i, j)に対応する第2ワード線(SWLi)の電位を例えば0.5Vから-0.5Vに変化させる。これとほぼ同じタイミングでワード線(WLi)の電位を例えば0から4Vまで変化させ、セレクトゲートをオンさせる。次にビット線(BLj)を50

例えば0から4Vまで変化させる。このとき第2のMO SFET (M2) においてゲート電圧が第2ワード線で -0.5Vに、ドレイン電圧がピット線で4Vになってい

6

- 0.5Vに、ドレイン電圧がピット線で4Vになっているものについてのみ、ゲート電極とドレインがゲート酸化膜を挟んで相対している領域にてパンド間トンネル電流が流れ、かつ横方向電界でパンド間トンネルによって生じた正孔が加速され酸化膜中に注入され、正孔捕獲準

位に捕獲される。この動作により、セル(i, j)の第 2MOSFET (M2) のみに選択的にゲート酸化膜中 に正孔を捕獲させることが可能となる。

【0021】次に図7(b)で消去動作について示す。 第2のMOSFET(M2)の酸化膜中に捕獲された正 孔を捕獲準位から放出させるためには、ソース・ドレイ ン・基板のパイアスを共通にして、ゲートに正のパイア ス、例えば5Vを印加すればよい。(b)ではワード線 (WLi)の電位を、例えば0から4Vに変化させセレ クトゲートトランジスタ(M1)をオンさせ、そののち 第2ワード線(SWLi)の電位を0から4Vに変化さ

せる。この動作により第2ワード線(SWLi)に接続 されているメモリセルのデータを一括して消去すること が可能となる。

【0022】次に図?(c)を用いてデータの読み出し 動作について説明する。セル(i,亅)のデータを読み 出す際には、先ずピット線(BLj)を例えば5Vにプ リチャージする。次に第2ワード線(SWLi)の電位 を例えば0から正孔が捕獲されていないトランジスタの しきい値Vthまで変化させる。それに引続き、ワード線 (WLi) の電位を例えば0から4Vまで変化させる。 これによりセル (i, j) の第2MOSFETの酸化膜 中に正孔が捕獲されている場合には大きな電流でピット 線の電位を引き下げるが、正孔が捕獲されていない場合 には、より小さな電流でピット線の電位を引き下げるた め、第2のMOSFETのゲート酸化膜中に正孔が捕獲 されているか否かにより、ピット線の電位の変化の仕方 が大きく異なり、ある時間経過した後、センスアンプに て増幅することによりメモリの内容を識別できる。また この動作において、第2のMOSFETのゲート酸化膜 中に捕獲された正孔はその捕獲準位から放出されないた め、非破壊でデータを読み出すことができる。

40 [0023]

【発明の効果】以上説明したように、この発明によれば、通常のMOSFETの製造工程で作成されるMOSFETのみを用いて、不揮発性メモリセルを構成することができるため、製造工程の低コスト化に寄与することができる電気的に書き込み、読み出し、消去可能な不揮発性メモリセルを提供することができる。

【図面の簡単な説明】

【図1】 この発明の一実施例に係わる不揮発性メモリセルの構造を示す回路図。

【図2】 図1のメモリセルを用いて不揮発性メモリを

(5)

構成した場合の回路のブロック図。

【図3】 図1における情報を記憶するMOSFET (M2) の断面模式図をn型チャネルトランジスタを例 にとって示した図。

【図4】 図3のMOSFETのゲート酸化膜中に正孔 を注入した場合の断面模式図。

【図5】 MOSFETのゲート酸化膜中の正孔捕獲準 位に正孔を捕獲させた場合と捕獲させていない場合のM OSFETの線形領域における相互コンダクタンスGm の最大値の逆数をゲート長に対して実測した結果を示す 10 88…CVDシリコン酸化膜, 図。

【図6】 電界を示す図。

【図7】 図1に示すメモリセルの書き込み、消去、読 み出し動作を示す動作波形図。

【図8】 図1の第2のMOSFETを形成するための 工程模式図。

【図9】 従来のEEPROMにおけるフローティング ゲートを有するメモリセルの動作を示す図。

【図10】 従来のEEPROMにおけるメモリセルの 製造工程を示す図。

【符号の説明】

31…p+ ゲート電極,

3 2 ··· n+ ゲート電極.

3 3 …空乏層,

41…p* ゲート電極,

4 2 ··· n * ゲート電極,

81…p型シリコン基板,

82…p型ウェル.

83…素子分離領域,

8 4…ゲート酸化膜,

85…p* 多結晶ゲート電極,

86…ソース・ドレイン,

87…n+ 多結晶ゲート電極.

89…アルミニウム配線.

91…p型シリコン基板,

9 2 ··· n型高濃度拡散層,

93…フローティングゲート,

94…コントロールゲート,

101…p型シリコン基板。

102…シリコン酸化膜,

103…レジスト,

104…高濃度拡散層 (n+).

20 105…ゲート酸化膜、


106…トンネルゲート酸化膜,

107…フローティングゲート電極、

108…シリコン酸化膜,


109…コントロールゲート電極。


[図1]




ゔ ⊐ セッス アンプ

[図2]







【図4】

